Banca de TCC – Guilherme Barbosa Manske

O desenvolvimento tecnológico está cada vez mais rápido e os circuitos VLSI, que são importantes nesse desenvolvimento, possuem cada vez mais transistores. Por esse motivo é importante projetar circuitos integrados que sejam otimizados e projetar esses circuitos integrados otimizados é um grande desafio tanto para a academia quanto para a indústria. O fluxo de design de células é composto por várias etapas sendo todas elas importantes para obter o circuito mais otimizado possível no final do processo. Neste trabalho será realizado uma análise em diferentes estratégias de posicionamento em redes de transistores não-série-pararelo, fazendo uma estimativa de área pra cada estratégia utilizada. Essa análise visa auxiliar na escolha da melhor estratégia para otimizar o posicionamento em redes NSP maiores. Um dos aspectos analisado foi se a utilização de um transistor dummy para evitar quebras na área ativa tem algum benefício, sendo que com a utilização desse transistor evita-se quebra na área de difusão. Para fazer essa análise foi desenvolvida três algoritmos que coma informação de um arquivo SPICE deveria gerar todos os leiautes possíveis para a célula.Devido a algumas dificuldades não foi possível gerar todos os leiautes, portanto foi feita a análise da área de apenas algumas das redes desejadas inicialmente, utilizando os algoritmos propostos. Foi possível analisar como a área das redes de transistores se comportam quando possuem caminho de Euler e quando não possuem, e como os seus planos complementares variam também.