Banca de TCC – Marcos Roberto Pasqualetto Bueno

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2019/1)

Desenvolvimento de uma Arquitetura de Hardware para Deblocking Filter segundo o Padrão HEVC
por
Marcos Roberto Pasqualetto Bueno

Curso:
Engenharia de Computação

Banca:
Prof. Bruno Zatt (orientador(a))
Prof. Marcelo Schiavon Porto (coorientador(a))
Prof. Guilherme Ribeiro Correa
Prof. Leomar da Rosa Junior

Data: 08 de julho de 2019

Hora: 10:00

Local: Sala 308

Resumo do Trabalho:
Com o progresso da tecnologia houve exigência por qualidade de vídeo superior. Hoje em dia é impensável projetar diversos dispositivos (tais como tablets, smartphones, câmeras digitais) sem que estes reproduzam vídeos em HD. Como consequência isto provocou uma necessidade de que vídeos utilizassem menos espaço de armazenamento e, para atender a esta demanda, foram desenvolvidos novos meios de compressão de vídeo. Com o objetivo de melhorar a taxa de compressão em relação ao H.264/AVC foi desenvolvido o HEVC, sendo este o resultado da parceria entre academia e indústria a fim de permitir que novos dispositivos possam reproduzir vídeos com resoluções maiores que o H.264/AVC. O Trabalho de Conclusão de Curso apresentado neste documento visa demonstrar uma arquitetura o DBF do HEVC. O trabalho desenvolvido teve como objetivo propor e desenvolver uma arquitetura capaz de reproduzir vídeos com resolução de 3840 x 2160 (4K)@60fps em tempo real, objetivo que foi atingido e ainda foi capaz de reproduzir 8K@50fps e 4K@120fps. Na fase de sintetização foi utilizado um dispositivo FPGA da família Stratix® 10 da Intel®, alcançando a frequência máxima de 110.62MHz, utilizando 9825 ALMs e 4199 registradores. A arquitetura foi capaz de reproduzir a resolução especificada em 50 quadros por segundo.