Banca de TCC – Lucas Rego Da Rocha

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2018/1)

Investigação da Técnica de Dessincronização de circuitos integrados: estudo de caso com a arquitetura MIPS Pipeline
por
Lucas Rego Da Rocha

Curso:
Engenharia de Computação

Banca:
Prof. Rafael Iankowski Soares (orientador(a))
Prof. Leomar Soares da Rosa Júnior
Prof. Renato Souza de Souza

Data: 13/07/2018

Hora: 13:30h

Local: Sala 427

Resumo do Trabalho:

Com a popularização de dispositivos móveis tais como o smartphone que utilizam o projeto de sistemas intrachip (do inglês, System on Chip – SoC) para o processamento de diversas aplicações, a preocupação com a dissipação de potência e o consumo de energia em dispositivos é tão importante quanto o desempenho do circuito. No projeto de SoCs são largamente utilizados os pressupostos da discretização do tempo e utilização de um sinal global de relógio para a sincronização de circuitos, a utilização de fios globais de relógio podem apresentar um consumo de energia grande por parte da rede global de relógio. Este trabalho propõe um estudo de caso da técnica da dessincronização aplicada a arquitetura MIPS Pipeline. A técnica da dessincronização substitui a rede global de relógio por um conjunto de circuitos handshakes locais de 4 fases a fim de realizar a sincronização do circuito, utilizando uma técnica que não precisa de conhecimentos anteriores de projeto não síncrono e que pode ser aplicada em ambientes de desenvolvimento síncrono. O estudo de caso produziu uma arquitetura MIPS Pipeline dessincronizada totalmente simulável a nível comportamental no ambiente de desenvolvimento escolhido, a arquitetura produzida não é sintetizável. O resultado de área apresentou um overhead de 5,04% no número de slices ocupadas e uma diminuição na área no critério de número total de LUTs de 4 entradas de 3,25% na síntese da arquitetura MIPS Pipeline dessincronizada em comparação com a arquitetura MIPS Pipeline síncrona. O desempenho obtido a arquitetura MIPS Pipeline dessincronizada é aproximadamente 28% mais lento em comparação com a arquitetura MIPS Pipeline síncrona. A dissipação de potência obtida na arquitetura MIPS Pipeline dessincronizada é 34,68% maior em comparação com a arquitetura MIPS Pipeline síncrona. No consumo de energia da arquitetura MIPS Pipeline dessincronizada apresentou um aumento de 71,70% em comparação com a MIPS Pipeline síncrona.
Para mais informações acesse: http://wp.ufpel.edu.br/notcc/bancas/historico/2018_1/