Banca de TCC: Mário Roberto de Freitas Saldanha

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2015/2)

Esquema para Redução da Complexidade e Energia na Predição de Mapas de Profundidade do Padrão 3D-HEVC
por
Mário Roberto de Freitas Saldanha

Curso:
Ciência da Computação

Banca:
Prof. Luciano Volcan Agostini (orientador)
Prof. Marcelo Schiavon Porto (co-orientador)
Prof. Felipe de Souza Marques
Prof. Cláudio Machado Diniz (UCPEL)

Data: 01 de Dezembro de 2015

Hora: 13:30h

Local: Lab 2

Resumo do Trabalho: Este trabalho apresenta um esquema para redução da complexidade de codificação e o consumo de energia na predição de mapas de profundidade no padrão 3D-HEVC. Além disso, foi apresentada uma análise das características dos mapas de profundidade e as ferramentas utilizadas para codificação no 3D-HEVC Test Model (HTM), versão 10.2, considerando a predição intra e inter-quadros para fundamentar o esquema proposto neste trabalho. Através das análises é possível notar que a predição intra do HEVC (a mesma utilizada na textura), é utilizada em regiões homogêneas do quadro, enquanto os modos DMMs são utilizados na codificação de regiões compostas por arestas. Baseado neste fato, o algoritmo Simplified Edge Detector (SED), que foi desenvolvido em trabalhos anteriores do grupo, foi inserido neste esquema para empregar um modo de decisão para a predição intra. O modo de decisão do algoritmo SED tem como objetivo evitar a avaliação dos modos DMMs, caso o bloco seja classificado como região homogênea. Na etapa de predição inter-quadros, o algoritmo TZ Search (TZS) é utilizado na ME (Motion Estimation) para codificar tanto os dados de textura como os de profundidade. Entretanto, considerando a simplicidade dos dados de profundidade, ele pode ser um algoritmo muito sofisticado causando uma complexidade de codificação desnecessária. Portanto, algoritmos rápidos como o Diamond Search (DS), One at a Time Search (OTS) e Small Diamond Pattern(SDSP) foram implementados e avaliados neste trabalho, apresentando avaliações em software e resultados de estimativas de suas implementações em hardware, visando reduzir a complexidade e o consumo de energia, mantendo uma boa qualidade do vídeo. O esquema com os algoritmos combinados SDSP e SED alcançou o melhor equílibrio entre aumento no BD-rate e redução no consumo de energia, em média 0,69% e 10,29%, respectivamente. Com os resultados das estimativas em hardware, foi possível alcançar uma redução de 54% no consumo de energia e redução de aproximadamente 1,8 vezes na potência dissipada, quando comparado a solução base do HTM-10.2, considerando uma arquitetura de hardware dedicada.

Para mais informações acesse: http://inf.ufpel.edu.br/notcc/doku.php?id=bancas:2015_2