Banca do PCC: Gustavo Freitas Sanchez

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
CURSO DE CIÊNCIA DA COMPUTAÇÃO

Apresentações do Projeto de Conclusão de Curso (2012/1)

Implementação e Análise de Algoritmos para a Estimação de Movimento em Vídeos de Alta Definição no Padrão Emergente HEVC

por
Gustavo Freitas Sanchez

Banca:
Prof. Luciano Volcan Agostini (orientador)
Prof. Marcelo Schiavon Porto (co-orientador)
Prof. Rafael Iankowsky Soares
Ricardo Jeske
Cláudio Diniz

Data: 24 de Agosto de 2012

Hora: 14:00h

Local: Aud. 4o andar

Resumo do Trabalho:
A estimação de movimento (ME) é um dos módulos mais críticos dos codificadores de vídeos atuais. O algoritmo de ME escolhido está diretamente ligado à eficiência da codificação de vídeo, ou seja, possibilitando uma maior taxa de compressão sem reduzir a qualidade da imagem obtida. Além disso, o desenvolvimento de hardware dedicado para a ME é extremamente importante devido à grande demanda por desempenho em aplicações de tempo real, especialmente em vídeos de alta definição. Arquiteturas dedicadas também são essenciais para dispositivos móveis, devido à questão do consumo de energia e da potência. Neste trabalho, quatro algoritmos de ME, focados para o desenvolvimento em hardware, foram desenvolvidos e implementados no software de referência do padrão emergente de codificação de vídeo HEVC. Foram realizadas avaliações com os algoritmos desenvolvidos e os resultados foram comparados com algoritmos tradicionais, como o Diamond Search (DS) e o Enhanced Predictive Zonal Search (EPZS). Comparados com o DS, os algoritmos propostos obtiveram melhores resultados tanto para taxa de compressão quanto para a qualidade do vídeo digital comprimido. Em comparação ao EPZS, os algoritmos desenvolvidos atingiram resultados de qualidade e taxa de compressão levemente inferiores. Isso aconteceu porque o EPZS não foi desenvolvido com foco no desenvolvimento de hardware e, por isso, algumas das suas características, que proporcionam os ganhos em qualidade e taxa de compressão, apresentam um custo muito elevado para implementação em hardware. Neste trabalho também foram desenvolvidas soluções em hardware para o DS e para alguns dos algoritmos desenvolvidos. As arquiteturas desenvolvidas foram sintetizadas para um FPGA e obtiveram taxas de processamento suficientes para processar vídeos HD 1080p em tempo real. Comparando com trabalhos na literatura, as arquiteturas atingiram excelentes taxas de processamento a um custo similar de hardware de outras arquiteturas. Além disso, as arquiteturas desenvolvidas apresentaram um baixo consumo de potência quando sintetizadas para a tecnologia TSMC 90nm. O conjunto de resultados das avaliações em software e das sínteses das arquiteturas demonstra que os algoritmos desenvolvidos possuem um compromisso muito bom entre qualidade de vídeo, taxa de compressão, complexidade, custo de hardware e taxa de processamento.

Para mais informações acesse: http://inf.ufpel.edu.br/nopcc/doku.php?id=bancas:2012_1