José Luis Güntzel
UFSC
Introduction to Chip Design Automation (EDA)
Basic
Data: 30/05 – 08:30
Chair: Mateus Grellert
Abstract
TBD
Biography
Professor Titular do Departamento de Informática e Estatística (INE), no Centro Tecnológico (CTC) da Universidade Federal de Santa Catarina (UFSC). É supervisor do Núcleo Interdepartamental de Microeletrônica (NIME) da UFSC, colíder do Grupo de Pesquisa em Automação do Projeto de Sistemas Computacionais Embarcados e membro do Laboratório de Computação Embarcada (ECL) da UFSC. Possui graduação em Engenharia Elétrica (1990), mestrado (1993) e doutorado (2000) em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (UFRGS). Em 1996 realizou estágio (doutorado-sanduíche) no Laboratoire dInformatique, de Robotique et de Micro-électronique de Montpellier (LIRMM), da Université Montpellier 2, Montpellier, França. Entre 2017 e 2019 foi coordenador do Programa de Pós-Graduação em Ciência da Computação (PPGCC) da UFSC. Entre 2002 e 2007, foi professor adjunto no Departamento de Informática da Universidade Federal de Pelotas (UFPel). É membro da Association for Computing Machinery (ACM) e do Special Interest Group on Design Automation (SIGDA). É membro sênior do IEEE. É membro da IEEE Circuits and Systems Society, da IEEE Computer Society (CS), da IEEE Signal Processing Society (SPS), do IEEE Council for Electronic Design Automation (CEDA), da Sociedade Brasileira de Computação (SBC) e da Sociedade Brasileira de Microeletrônica (SBMicro), da qual foi membro da diretoria na gestão 2006-2008. Atualmente, é o coordenador do IEEE Brazil CEDA Chapter, coordenador do Comitê Executivo (Steering Committee) do SBCCI (Symposium on Integrated Circuits and Systems Design) e membro do Comitê Gestor da Comissão Especial de Concepção de Circuitos e Sistemas Integrados da SBC. Tem experiência nas áreas de Engenharia Elétrica e Ciência da Computação, com ênfase em Microeletrônica, atuando principalmente nos seguintes temas: Electronic Design Automation (placement & routing, gate sizing, clock tree synthesis, timing analysis etc), arquiteturas VLSI para compressão de vídeos de alta resolução e projeto de sistemas em chip (SoCs) de alta eficiência energética.