{"id":357,"date":"2017-03-10T05:00:02","date_gmt":"2017-03-10T08:00:02","guid":{"rendered":"https:\/\/wp.ufpel.edu.br\/notcc\/?p=357"},"modified":"2017-03-06T14:47:02","modified_gmt":"2017-03-06T17:47:02","slug":"banca-de-tcc-jones-william-goebel","status":"publish","type":"post","link":"https:\/\/wp.ufpel.edu.br\/notcc\/banca-de-tcc-jones-william-goebel\/","title":{"rendered":"Banca de TCC &#8211; Jones William Goebel"},"content":{"rendered":"<p style=\"text-align: center\"><strong>UNIVERSIDADE FEDERAL DE PELOTAS<\/strong><br \/>\n<strong> CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO<\/strong><br \/>\n<strong> TRABALHO DE CONCLUS\u00c3O DE CURSO<\/strong><\/p>\n<p style=\"text-align: center\">Apresenta\u00e7\u00f5es Finais (2016\/2)<\/p>\n<p style=\"text-align: center\">Projeto de Hardware Dedicado Modular para a DCT-2D do Padr\u00e3o HEVC<br \/>\npor<br \/>\nJones William Goebel<\/p>\n<p>Curso:<br \/>\nEngenharia de Computa\u00e7\u00e3o<\/p>\n<p>Banca:<br \/>\nProf. Marcelo Schiavon Porto (orientador)<br \/>\nProf. Bruno Zatt (co-orientador)<br \/>\nProf. Rafael Iankowski Soares<br \/>\nProf. Daniel Munari Palomino<br \/>\nProf. Vin\u00edcius Valduga de Almeida Camargo<\/p>\n<p>Data: 13 de Mar\u00e7o de 2017<\/p>\n<p>Hora: 15:30h<\/p>\n<p>Local: Lab. 4<\/p>\n<p style=\"text-align: justify\"><!--more-->Resumo do Trabalho: Os v\u00eddeos digitais est\u00e3o ganhando um espa\u00e7o cada vez maior nas nossas vidas, impulsionados pela onipresen\u00e7a de dispositivos que manipulam ou processam tal m\u00eddia. Para manipular v\u00eddeos digitais s\u00e3o necess\u00e1rios codificadores de v\u00eddeos que buscam uma maior efici\u00eancia na codifica\u00e7\u00e3o de v\u00eddeo de tal modo que se obtenha melhor tradeoff entre a qualidade do v\u00eddeo e o bitstream gerado. Para obter isso, desenvolveu-se o codificador HEVC capaz de aumentar a efici\u00eancia de codifica\u00e7\u00e3o ao custo no aumento da complexidade, o que resulta na utiliza\u00e7\u00e3o de ferramentas mais complexas, quando comparado aos seus antecessores. Uma etapa presente no codificar \u00e9 a transformada, que tem o objetivo em transformar as amostras do dom\u00ednio espacial para o dom\u00ednio das frequ\u00eancias, para que as pr\u00f3ximas etapas presentes no codificador possam proporcionar ao codificar uma maior taxa de compress\u00e3o. Sendo assim, o foco deste trabalho se encontra em uma implementa\u00e7\u00e3o em hardware da transformada DCT-2D utilizada no padr\u00e3o HEVC. A arquitetura desenvolvida neste trabalho possui suporte para todos os tamanhos de DCT-2D do padr\u00e3o HEVC, com a capacidade de processar 32 amostras por ciclo, independentemente do tamanho de bloco a ser utilizado. A estrat\u00e9gia utilizada na constru\u00e7\u00e3o da arquitetura foi a modulariza\u00e7\u00e3o das equa\u00e7\u00f5es da transformada em Blocos B\u00e1sicos, e a partir destes Blocos B\u00e1sicos se realizou o desenvolvimento da arquitetura. Al\u00e9m da arquitetura apresentada foi realiza uma an\u00e1lise estudando cinco vers\u00f5es da Matriz de Transposi\u00e7\u00e3o. Esta an\u00e1lise indicou que utilizando a Matriz correta podemos ter uma redu\u00e7\u00e3o de 73% de energia consumida pela matriz. Para a gera\u00e7\u00e3o dos resultados de s\u00edntese ASIC foi utilizado o fluxo de ferramentas da Cadence em que se utiliza arquivos de atividade de chaveamento e uma a tecnologia standard cells de 45nm da Nangate. A arquitetura \u00e9 capaz de operar a 93,3 MHz consumindo aproximadamente 58 mW. Com esta frequ\u00eancia a arquitetura \u00e9 capaz de realizar o processamento de 60 quadros por segundo em um v\u00eddeo UHD 8k (7680&#215;4320 pixels).<\/p>\n<p>Para mais informa\u00e7\u00f5es acesse: <a href=\"https:\/\/wp.ufpel.edu.br\/notcc\/bancas\/historico\/2016_2\/\">https:\/\/wp.ufpel.edu.br\/notcc\/bancas\/historico\/2016_2\/<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"<p>UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO TRABALHO DE CONCLUS\u00c3O DE CURSO Apresenta\u00e7\u00f5es Finais (2016\/2) Projeto de Hardware Dedicado Modular para a DCT-2D do Padr\u00e3o HEVC por Jones William Goebel Curso: Engenharia de Computa\u00e7\u00e3o Banca: Prof. Marcelo Schiavon Porto (orientador) Prof. Bruno Zatt (co-orientador) Prof. Rafael Iankowski Soares Prof. Daniel Munari Palomino Prof. Vin\u00edcius [&hellip;]<\/p>\n","protected":false},"author":657,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[5],"tags":[],"class_list":["post-357","post","type-post","status-publish","format-standard","hentry","category-bancas"],"jetpack_featured_media_url":"","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/posts\/357","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/users\/657"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/comments?post=357"}],"version-history":[{"count":1,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/posts\/357\/revisions"}],"predecessor-version":[{"id":359,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/posts\/357\/revisions\/359"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/media?parent=357"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/categories?post=357"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/notcc\/wp-json\/wp\/v2\/tags?post=357"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}