- \n
- Autores: Ramiro Viana, Marta Loose, Rafael Ferreira, Marcelo Porto, Guilherme Corr\u00eaa e Luciano Agostini<\/li>\n<\/ul>\n<\/li>\n
- A Power-Efficient SAD Architecture to Compressed Block Processing in Motion Estimation<\/em>\n
- \n
- Autores: Vitor Costa, Murilo Perleberg, Marcelo Porto e Luciano Agostini<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
![\"\"](\"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/files\/2024\/09\/SBCCI1-300x400.jpeg\")
<\/p>\nO evento tamb\u00e9m contou com a participa\u00e7\u00e3o de mais dois membros do IEEE Student Branch UFPel: Denis Maass (Mestrado em Computa\u00e7\u00e3o) e Rodrigo Lopes (Engenharia de Computa\u00e7\u00e3o), al\u00e9m de tamb\u00e9m apresentarem artigos no SBCCI 2024.<\/p>\n
Denis apresentou o seu artigo, assim como o artigo escrito pelo Jelson Rodrigues que n\u00e3o pode ir ao evento.<\/p>\n
- \n
- A Real-Time UHD 4K Hardware for VVC Affine Linear Equation System Solving<\/em>\n
- \n
- Autores: Denis Maass, Marcello Mu\u00f1oz, Murilo Perleberg, Luciano Agostini e Marcelo Porto<\/li>\n<\/ul>\n<\/li>\n
- Bit-Width Optimized Transposition Buffer Design for the AV1 2D-DCT Transform<\/em>\n
- \n
- Autores: Jelson Stoelben Rodrigues, Jones Goebel, Luciano Agostini, Bruno Zatt e Marcelo Porto<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
Enquanto que Rodrigo apresentou os artigos escritos por L\u00e9o Ribeiro, Eloisa Barros e Louren\u00e7o Mulling, que n\u00e3o puderam participar do evento.<\/p>\n
- \n
- Enhancing a Pre-Processing Pan Tompkins VLSI Design Using Approximate Adders<\/em>\n
- \n
- Autores: L\u00e9o S Ribeiro, Morgana Macedo Azevedo da Rosa, Rafael Soares e Eduardo Antonio da Costa<\/li>\n<\/ul>\n<\/li>\n
- Evaluating the Resilience of the Approximate Parallel Prefix Adder (AxPPA) Against Hardware Trojan Horse Injection<\/em>\n
- \n
- Autores: Eloisa Leal Barros, Morgana Macedo Azevedo da Rosa, Rodrigo Mattos Dias Lopes, Leonardo Antonietti Ferreira, Eduardo Antonio da Costa e Rafael Soares<\/li>\n<\/ul>\n<\/li>\n
- AxMOD: VLSI Modular Reduction Design Exploring Approximate Arithmetic Units<\/em>\n
- \n
- Autores: Louren\u00e7o Mulling, Morgana Macedo Azevedo da Rosa, Eduardo Antonio da Costa e Rafael Soares<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
O artigo de Vitor Costa, A Power-Efficient SAD Architecture to Compressed Block Processing in Motion Estimation,<\/em> recebeu a premia\u00e7\u00e3o de “Best Paper”\u00a0 24th Microelectronics Students Forum (SForum 2024)!<\/p>\n
![\"\"](\"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/files\/2024\/09\/SBCCI3-400x267.jpg\")
<\/p>\nAl\u00e9m disso, tamb\u00e9m ocorreu uma palestra realizada pelo professor Mateus Grellert (UFRGS), presidente do Cap\u00edtulo IEEE CASS-RS, para divulgar as a\u00e7\u00f5es que a CASS realiza, assim como fazer a divulga\u00e7\u00e3o dos Ramos Estudantis IEEE e seus Cap\u00edtulos CASS. Entre estes ramos, estava o nosso Ramo Estudantil da UFPel!<\/p>\n
![\"\"](\"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/files\/2024\/09\/SBCCI2-400x232.jpeg\")
<\/p>\nO Chip on the Cliffs 2024 foi o primeiro evento cient\u00edfico com a participa\u00e7\u00e3o do IEEE Student Branch UFPel.<\/p>\n","protected":false},"excerpt":{"rendered":"
Na semana passada, em Jo\u00e3o Pessoa – Para\u00edba, ocorreu a 25\u00aa edi\u00e7\u00e3o do Chip On The Cliffs, evento cient\u00edfico internacional organizado pela Sociedade Brasileira de Microeletr\u00f4nica, composto por 5 confer\u00eancias, entre as quais destaca-se o Symposium on Integrated Circuits and… Continue lendo →<\/a><\/p>\n","protected":false},"author":1374,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[1],"tags":[],"class_list":["post-309","post","type-post","status-publish","format-standard","hentry","category-noticias"],"jetpack_featured_media_url":"","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/posts\/309","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/users\/1374"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/comments?post=309"}],"version-history":[{"count":20,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/posts\/309\/revisions"}],"predecessor-version":[{"id":334,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/posts\/309\/revisions\/334"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/media?parent=309"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/categories?post=309"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/ieeesbufpel\/wp-json\/wp\/v2\/tags?post=309"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
- Autores: Louren\u00e7o Mulling, Morgana Macedo Azevedo da Rosa, Eduardo Antonio da Costa e Rafael Soares<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
- Enhancing a Pre-Processing Pan Tompkins VLSI Design Using Approximate Adders<\/em>\n
- Autores: Jelson Stoelben Rodrigues, Jones Goebel, Luciano Agostini, Bruno Zatt e Marcelo Porto<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n
- A Real-Time UHD 4K Hardware for VVC Affine Linear Equation System Solving<\/em>\n
- Autores: Vitor Costa, Murilo Perleberg, Marcelo Porto e Luciano Agostini<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n