{"id":4709,"date":"2018-02-22T10:28:27","date_gmt":"2018-02-22T12:28:27","guid":{"rendered":"http:\/\/inf.ufpel.edu.br\/site\/?p=4709"},"modified":"2018-02-22T10:28:27","modified_gmt":"2018-02-22T12:28:27","slug":"banca-de-tcc-gustavo-henrique-smaniotto","status":"publish","type":"post","link":"https:\/\/wp.ufpel.edu.br\/computacao\/ccomp\/banca-de-tcc-gustavo-henrique-smaniotto\/","title":{"rendered":"Banca de TCC – Gustavo Henrique Smaniotto"},"content":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS<\/strong>
\n CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO<\/strong>
\n TRABALHO DE CONCLUS\u00c3O DE CURSO<\/strong><\/p>\n

Apresenta\u00e7\u00f5es Finais (2017\/2)<\/p>\n

Logical and Physical Synthesis Improvements Aiming to Design Optimized Layouts Automatically
\npor
\nGustavo Henrique Smaniotto<\/p>\n

Curso:
\nEngenharia de Computa\u00e7\u00e3o<\/p>\n

Banca:
\nProf. Leomar Soares da Rosa Junior (orientador(a))
\nProf. Felipe Marques de Souza (coorientador(a))
\nProf. Adriel Mota Ziesemer Junior (coorientador(a))
\nProf. Vin\u00edcius Valduga de Almeida Camargo
\nProf. Rafael Iankowski Soares<\/p>\n

Data: 27 de Fevereiro de 2018<\/p>\n

Hora: 15:10h<\/p>\n

Local: Audit\u00f3rio Acad\u00eamico<\/p>\n

Resumo do Trabalho: O desenvolvimento tecnol\u00f3gico est\u00e1 transformando o mundo e VLSI para circuitos CMOS \u00e9 um dos respons\u00e1veis por essa mudan\u00e7a. Projetar e construir circuitos otimizados s\u00e3o os maiores desafios tanto da academia quanto da industria. Tradicionalmente ambos adotam um fluxo baseado em standars cells (c\u00e9lulas padr\u00e3o) para manufaturar seus circuitos. Por outro lado, um fluxo full-custom (customizado) tem tornado-se importante desde que ele n\u00e3o possui um n\u00famero reduzido de fun\u00e7\u00f5es para otimizar o circuito, comparado com o fluxo tradicional. O fluxo full-custom constroi o leiaute otimizado para uma dada fun\u00e7\u00e3o Booleana fazendo uso de ferramentas de EDA. Este fluxo alternativo pode ser dividido em duas sinteses: l\u00f3gica e f\u00edsica. Enquanto a s\u00edntese l\u00f3gica se preocupa em gerar uma rede de transistores a partir de uma fun\u00e7\u00e3o Booleana, a s\u00edntese f\u00edsica gera um leiaute a partir de uma rede de transistores. Este projeto de gradua\u00e7\u00e3o prop\u00f5e melhorias para as duas s\u00ednteses: reordenamento de transistores na rede para a s\u00edntese l\u00f3gica e folding dos transistores na s\u00edntese f\u00edsica. Normalmente, as etapas da s\u00edntese l\u00f3gica visam reduzir a quantidade de transistores na rede e, assim, n\u00e3o consideram alguns aspectos do leiaute durante a gera\u00e7\u00e3o da rede. Pensando nisso, este trabalho apresenta uma estrat\u00e9gia de reordenamento dos transistores na rede visando otimizar o leiaute final. J\u00e1 para s\u00edntese f\u00edsica este trabalho prop\u00f5e uma melhoria na t\u00e9cnica de folding dos transistores na ferramenta acad\u00eamica e de c\u00f3digo aberto, ASTRAN. As metodologias desenvolvidas neste trabalho foram testadas para fun\u00e7\u00f5es l\u00f3gicas presentes em tr\u00eas cat\u00e1logos. O experimento realizado avalia a \u00e1rea dos leiautes gerados.<\/p>\n

Para mais informa\u00e7\u00f5es acesse: http:\/\/wp.ufpel.edu.br\/notcc\/bancas\/historico\/2017_2\/<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO TRABALHO DE CONCLUS\u00c3O DE CURSO Apresenta\u00e7\u00f5es Finais (2017\/2) Logical and Physical Synthesis Improvements Aiming to Design Optimized Layouts Automatically por Gustavo Henrique Smaniotto Curso: Engenharia de...<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[4,19,17],"tags":[],"class_list":["post-4709","post","type-post","status-publish","format-standard","hentry","category-ccomp","category-ecomp","category-noticia"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-1dX","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/4709","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=4709"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/4709\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=4709"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=4709"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=4709"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}