DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO \u2013 PPGC<\/p>\n
T\u00edtulo:\u00a0<\/strong><\/span>Algoritmos e Arquiteturas de Hardware para a Compress\u00e3o de Quadros de Refer\u00eancia em Codificadores de V\u00eddeo Digitais<\/b><\/span><\/p>\n Autor: Dieison Soares Silveira<\/b><\/p>\n Banca<\/strong>:<\/span><\/p>\n Prof.\u00a0<\/span>Marcelo Schiavon Porto\u00a0(orientador UFPEL) Prof.\u00a0Jos\u00e9 Luis Almada G\u00fcntzel (UFSC) Data<\/strong>: 03 de mar\u00e7o de 2015 Resumo:<\/strong> DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO \u2013 PPGC T\u00edtulo:\u00a0Algoritmos e Arquiteturas de Hardware para a Compress\u00e3o de Quadros de Refer\u00eancia em Codificadores de V\u00eddeo Digitais Autor: Dieison Soares Silveira Banca: Prof.\u00a0Marcelo Schiavon Porto\u00a0(orientador UFPEL) Prof....<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[17,23],"tags":[],"class_list":["post-3301","post","type-post","status-publish","format-standard","hentry","category-noticia","category-ppgc"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-Rf","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3301","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=3301"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3301\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=3301"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=3301"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=3301"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
\nProf. Luciano Volcan Agostini (co-orientador UFPEL)
\nProf.\u00a0<\/span>Bruno Zatt\u00a0(co-orientador UFPEL)<\/p>\n
\nProf. J\u00falio Carlos Balzano Mattos (UFPEL)
\nDr. Guilherme Ribeiro Corr\u00eaa (UFPEL)<\/span><\/p>\n
\nHora<\/strong>: 09:00h
\nLocal<\/strong>: Aud. da Reitoria \u2013 4o. andar \u2013\u00a0Campus Anglo<\/span><\/p>\n
\n<\/span>Os sistemas de codifica\u00e7\u00e3o de v\u00eddeo atuais v\u00eam exigindo uma largura de banda com a mem\u00f3ria cada vez maior para codificar um \u00fanico quadro do v\u00eddeo, isso acontece principalmente devido ao grande aumento nas resolu\u00e7\u00f5es dos v\u00eddeos digitais, bem como as novas ferramentas de codifica\u00e7\u00e3o utilizadas pelos codificadores. Muitos m\u00f3dulos dos codificadores de v\u00eddeo atuais devem acessar a mem\u00f3ria externa para ler ou escrever uma enorme quantidade de dados. Esse processo exige uma largura de banda de mem\u00f3ria de grande porte, gerando um consumo de energia elevado para realizar essas tarefas, uma vez que os acessos \u00e0 mem\u00f3ria externa s\u00e3o um dos elementos que exigem mais pot\u00eancia nos sistemas digitais atuais. Portanto, os acessos \u00e0 mem\u00f3ria externa s\u00e3o um dos principais gargalos nos sistemas multim\u00eddia atuais, e esse problema torna-se mais evidente quando dispositivos alimentados por bateria s\u00e3o considerados. Nesse sentido, este trabalho prop\u00f5e solu\u00e7\u00f5es algor\u00edtmicas e arquiteturais para a redu\u00e7\u00e3o de largura de banda de mem\u00f3ria em codificadores de v\u00eddeo digitais. Essa redu\u00e7\u00e3o \u00e9 obtida atrav\u00e9s da compress\u00e3o, sem perdas de qualidade, dos quadros de refer\u00eancia que s\u00e3o utilizados pela estima\u00e7\u00e3o de movimento. Neste trabalho foram desenvolvidas tr\u00eas solu\u00e7\u00f5es: o DRFC (Differential Reference Frame Coder), o DRFVLC (Differential Reference Frame Variable-Length Coder) e o DDRFVLC (Double Differential Reference Frame Variable-Length Coder). Todas essas solu\u00e7\u00f5es apresentam o mesmo fluxo de funcionamento, aplicando uma codifica\u00e7\u00e3o diferencial sobre as amostras originais seguida de codifica\u00e7\u00e3o de entropia. A principal diferen\u00e7a entre eles est\u00e1 na quantidade de codifica\u00e7\u00f5es diferenciais utilizadas e na abordagem utilizadas para a codifica\u00e7\u00e3o de entropia. As solu\u00e7\u00f5es desenvolvidas atingem altas taxas de copress\u00e3o, e consequentemente, de redu\u00e7\u00e3o de largura de banda de mem\u00f3ria. O DRFC reduz em m\u00e9dia 50,8% das informa\u00e7\u00f5es, o DRFVLC atinge uma taxa de compress\u00e3o m\u00e9dia de 63,7%, e no DDRFVLC a taxa de compress\u00e3o m\u00e9dia \u00e9 de 66,7%, sendo essa a maior taxa de compress\u00e3o entre todos trabalhos estado da arte encontrados na literatura. Arquiteturas de hardware para o tr\u00eas algoritmos, incluindo os m\u00f3dulos codificador e o decodificador, tamb\u00e9m foram desenvolvidas. As arquiteturas foram descritas em VHDL e sintetizadas para ASIC em standard cells. A s\u00edntese foi gerada para duas tecnologias, 180nm e 65nm, e para duas frequ\u00eancias de opera\u00e7\u00e3o, 62,5MHz e 250MHz. Os resultados das s\u00ednteses das arquiteturas mostraram que o DDRFVLC \u00e9 a solu\u00e7\u00e3o mais eficiente, dissipando uma pot\u00eancia de 1,13mW na codifica\u00e7\u00e3o e v\u00eddeos HD 1080p, e 3,25mW para v\u00eddeos UHD 4K. Este overhead \u00e9 insignificante, uma vez que essa solu\u00e7\u00e3o atinge uma redu\u00e7\u00e3o de pot\u00eancia de 368,9mW (66,1%) a partir da redu\u00e7\u00e3o dos acessos \u00e0 mem\u00f3ria externa.<\/span><\/p>\n","protected":false},"excerpt":{"rendered":"