{"id":3281,"date":"2015-01-28T18:47:59","date_gmt":"2015-01-28T20:47:59","guid":{"rendered":"http:\/\/inf.ufpel.edu.br\/site\/?p=3281"},"modified":"2015-01-28T18:47:59","modified_gmt":"2015-01-28T20:47:59","slug":"defesa-de-dissertacao-de-mestrado-julio-saracol-domingues-junior","status":"publish","type":"post","link":"https:\/\/wp.ufpel.edu.br\/computacao\/noticia\/defesa-de-dissertacao-de-mestrado-julio-saracol-domingues-junior\/","title":{"rendered":"Defesa de Disserta\u00e7\u00e3o de Mestrado: Julio Sara\u00e7ol Domingues Junior"},"content":{"rendered":"<p>DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO &#8211; PPGC<\/p>\n<p><strong>T\u00edtulo:\u00a0Avalia\u00e7\u00e3o de M\u00e9todos Iterativos no Ambiente FlexMap<\/strong><br \/>\n<strong>Autor:\u00a0Julio Sara\u00e7ol Domingues Junior<\/strong><\/p>\n<p><strong>Banca<\/strong>:<br \/>\nProf. Felipe de Souza Marques\u00a0(orientadora UFPEL)<br \/>\nProf. Leomar Soares da Rosa Junior (co-orientador UFPEL)<\/p>\n<p>Prof.\u00a0Paulo Francisco Butzen\u00a0(FURG)<br \/>\nProf. Julio Carlos Balzano de Mattos\u00a0(UFPEL)<br \/>\nProf. Rafael Iankowski Soares\u00a0(UFPEL)<\/p>\n<p><strong>Data<\/strong>: 29 de janeiro de 2015<br \/>\n<strong>Hora<\/strong>: 15:00h<br \/>\n<strong>Local<\/strong>: Aud. da Reitoria &#8211; 4o. andar &#8211;\u00a0Campus Anglo<\/p>\n<p>&nbsp;<\/p>\n<p><strong>Resumo<\/strong><\/p>\n<p>A evolu\u00e7\u00e3o no processo de fabrica\u00e7\u00e3o de circuitos integrados permite cada vez mais a miniaturiza\u00e7\u00e3o dos dispositivos eletr\u00f4nicos que comp\u00f5em esses circuitos. Entretanto, para que a escala de integra\u00e7\u00e3o seja cada vez maior, novos limites f\u00edsicos s\u00e3o impostos, originando assim novos desafios para os projetistas. Neste sentido, para lidar com esses novos desafios, s\u00e3o necess\u00e1rias ferramentas de apoio a projetos de circuitos integrados, que resultam na evolu\u00e7\u00e3o tanto dos processos f\u00edsicos de produ\u00e7\u00e3o quanto das etapas do projeto l\u00f3gico.<\/p>\n<p>Este trabalho concentra-se na etapa de s\u00edntese l\u00f3gica, mais precisamente na etapa de mapeamento tecnol\u00f3gico. T\u00e9cnicas de otimiza\u00e7\u00e3o iterativas s\u00e3o comumente aplicadas na s\u00edntese f\u00edsica de circuitos integrados. Por\u00e9m, poucos trabalhos com este tipo de abordagem s\u00e3o encontrados na literatura. A avalia\u00e7\u00e3o resultou em uma nova metodologia implementada na ferramenta FlexMap, a qual \u00e9 um framework para o desenvolvimento de m\u00e9todos para mapeamento tecnol\u00f3gico. Diversos experimentos foram realizados a fim de avaliar o impacto dos v\u00e1rios par\u00e2metros de configura\u00e7\u00e3o da metodologia proposta.<\/p>\n<p>Os experimentos foram realizados para duas tecnologias, FPGA e Quantum Celular Automata (QCA), objetivando a minimiza\u00e7\u00e3o do n\u00famero de unidades l\u00f3gicas utilizadas na constru\u00e7\u00e3o do circuito. Os resultados demonstraram que a heur\u00edstica de otimiza\u00e7\u00e3o se mostrou promissora. No caso de FPGAs as otimiza\u00e7\u00f5es n\u00e3o foram significativas, demonstrando que s\u00e3o necess\u00e1rios alguns ajustes na abordagem proposta. Por outro lado, para a tecnologia QCA os resultados s\u00e3o mais expressivos, atingindo taxas de at\u00e9 5,28% de otimiza\u00e7\u00e3o da solu\u00e7\u00e3o inicial para m\u00e9todos espec\u00edficos para QCAs e taxas de at\u00e9 20,58% para outros m\u00e9todos.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO &#8211; PPGC T\u00edtulo:\u00a0Avalia\u00e7\u00e3o de M\u00e9todos Iterativos no Ambiente FlexMap Autor:\u00a0Julio Sara\u00e7ol Domingues Junior Banca: Prof. Felipe de Souza Marques\u00a0(orientadora UFPEL) Prof. Leomar Soares da Rosa Junior (co-orientador UFPEL) Prof.\u00a0Paulo&#46;&#46;&#46;<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[17,18],"tags":[],"class_list":["post-3281","post","type-post","status-publish","format-standard","hentry","category-noticia","category-todos"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-QV","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3281","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=3281"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3281\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=3281"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=3281"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=3281"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}