DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO – PPGC<\/p>\n
T\u00edtulo:\u00a0Exploring Independent Gates in FinFET-Based Transistor Network Generation<\/strong> Banca<\/strong>: Prof.\u00a0Paulo Francisco Butzen\u00a0(FURG) Data<\/strong>: 29 de janeiro de 2015 Resumo<\/strong> DEFESA DE DISSERTA\u00c7\u00c3O DE MESTRADO – PPGC T\u00edtulo:\u00a0Exploring Independent Gates in FinFET-Based Transistor Network Generation Autor:\u00a0Vinicius Neves Possani Banca: Prof. Leomar Soares da Rosa Junior\u00a0(orientadora UFPEL) Prof. Felipe de Souza Marques\u00a0(co-orientador UFPEL) Prof.\u00a0Paulo Francisco...<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[17,18],"tags":[],"class_list":["post-3277","post","type-post","status-publish","format-standard","hentry","category-noticia","category-todos"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-QR","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3277","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=3277"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3277\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=3277"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=3277"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=3277"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
\nAutor:\u00a0Vinicius Neves Possani<\/strong><\/p>\n
\nProf. Leomar Soares da Rosa Junior\u00a0(orientadora UFPEL)
\nProf. Felipe de Souza Marques\u00a0(co-orientador UFPEL)<\/p>\n
\nProf. Julio Carlos Balzano de Mattos\u00a0(UFPEL)
\nProf. Bruno Zatt (UFPEL)<\/p>\n
\nHora<\/strong>: 10:00h
\nLocal<\/strong>: Aud. da Reitoria – 4o. andar –\u00a0Campus Anglo<\/p>\n
\nInicialmente, este trabalho apresenta uma an\u00e1lise, apontando o impacto da tecnologia FinFET na gera\u00e7\u00e3o de redes de transistores durante a etapa de s\u00edntese l\u00f3gica. Essa an\u00e1lise apresenta diversos estudos de casos para demonstrar que uma mudan\u00e7a de paradigma vem sendo introduzida pelos dispositivos double gate, como os transistores independent-gate (IG) FinFET. Al\u00e9m disso, o presente trabalho mostra que essa mudan\u00e7a de paradigma deixa uma lacuna a ser explorada, tendo em vista que os m\u00e9todos de gera\u00e7\u00e3o de redes de transistores dispon\u00edveis na literatura n\u00e3o s\u00e3o capazes de explorar o potencial que os dispositivos double gate oferecem. Ent\u00e3o, neste trabalho s\u00e3o propostos dois m\u00e9todos alternativos para gera\u00e7\u00e3o de redes de transistors baseadas em dispositivos IG FinFET. Um dos m\u00e9todos \u00e9 baseado em grafos e visa encontrar padr\u00f5es de arranjos promissores para explorar o potencial dos dispositivos double gate. O segundo m\u00e9todo proposto visa realizar defatora\u00e7\u00f5es em express\u00f5es Booleanas a fim de maximizar o uso dos gates independentes de cada transistor IG FinFET. Os experimentos realizados demonstram que os m\u00e9todos propostos s\u00e3o capazes de gerar redes de transistors IG FinFET otimizadas, com um baixo custo em tempo de execu\u00e7\u00e3o. Al\u00e9m disso, os resultados obtidos demonstram que de fato os m\u00e9todos convencionais de gera\u00e7\u00e3o de redes de transistors n\u00e3o s\u00e3o a melhor alternative para gerar redes baseadas em dispositivos double gate. Com isso, os resultados refor\u00e7am a exist\u00eancia de um novo paradigma introduzido pela tecnologia IG FinFET. Enfim, a an\u00e1lise apresentada neste trabalho d\u00e1 suporte para o desenvolvimento de novas t\u00e9cnicas de gera\u00e7\u00e3o de redes de transistors IG FinFET.<\/p>\n","protected":false},"excerpt":{"rendered":"