{"id":3202,"date":"2014-12-05T08:00:00","date_gmt":"2014-12-05T10:00:00","guid":{"rendered":"http:\/\/inf.ufpel.edu.br\/site\/?p=3202"},"modified":"2014-12-05T08:00:00","modified_gmt":"2014-12-05T10:00:00","slug":"banca-de-tcc-gustavo-wrege-goncalves","status":"publish","type":"post","link":"https:\/\/wp.ufpel.edu.br\/computacao\/ccomp\/banca-de-tcc-gustavo-wrege-goncalves\/","title":{"rendered":"Banca de TCC: Gustavo Wrege Gon\u00e7alves"},"content":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS<\/strong>
\n CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO<\/strong>
\n TRABALHO DE CONCLUS\u00c3O DE CURSO<\/strong><\/p>\n

Apresenta\u00e7\u00f5es Finais (2014\/2)<\/strong><\/p>\n

Desenvolvimento de um IP core para DCT e Quantiza\u00e7\u00e3o segundo pad\u00e3o HEVC: Projeto em Electronic System Level
\npor
\nGustavo Wrege Gon\u00e7alves<\/p>\n

Curso:
\nEngenharia de Computa\u00e7\u00e3o<\/p>\n

Banca:
\nProf. Bruno Zatt (orientador)
\nProf. Marcelo Schiavon Porto (co-orientador)
\nProf. Vagner Santos da Rosa
\nProf. Gustavo Freitas Sanchez
\nProf. J\u00falio Carlos Balzano Mattos<\/p>\n

Data: 09 de Dezembro de 2014<\/p>\n

Hora: 15:30h<\/p>\n

Local: P\u00f3s 1, FAT.<\/p>\n

Resumo do Trabalho: Atualmente os v\u00eddeos digitais ganham cada vez mais espa\u00e7o no mercado multim\u00eddia. Aliado a isso, o aumento das estruturas de comunica\u00e7\u00e3o permite transmiss\u00e3o de dados de modo mais r\u00e1pido e possibilita novas intera\u00e7\u00f5es pelos consumidores. Nos \u00faltimos anos, v\u00eddeos de alta defini\u00e7\u00e3o est\u00e3o em evid\u00eancia, j\u00e1 que impressionam pela sua qualidade visual. Al\u00e9m disso, \u00e9 crescente o n\u00famero de dispositivos que s\u00e3o capazes de representar tais v\u00eddeos, mesmo dispositivos eletr\u00f4nicos port\u00e1teis, que possuem restri\u00e7\u00f5es de energia, mem\u00f3ria e processamento. Devido a expans\u00e3o do v\u00eddeos digitais, a codifica\u00e7\u00e3o de v\u00eddeo \u00e9 um tema de extrema import\u00e2ncia, visto que com o aumento da resolu\u00e7\u00e3o a quantidade de informa\u00e7\u00e3o a ser processada aumenta. Neste contexto, o padr\u00e3o estado-da-arte em codifica\u00e7\u00e3o de v\u00eddeo, HEVC, foi proposto visando duplicar as taxas de compress\u00e3o em rela\u00e7\u00e3o ao padr\u00e3o anterior. Deste modo, s\u00e3o necess\u00e1rios projetos que apresentem solu\u00e7\u00f5es em hardware de alto desempenho para que seja poss\u00edvel realizar processamento de v\u00eddeos de alta defini\u00e7\u00e3o em tempo real. Neste sentido, avalia\u00e7\u00f5es de frequ\u00eancia m\u00e1xima de opera\u00e7\u00e3o e desempenho s\u00e3o importantes para o sucesso do projeto. Logo, este trabalho de conclus\u00e3o de curso apresenta o desenvolvimento de um IP core para as transformadas e quantiza\u00e7\u00e3o segundo o padr\u00e3o em codifica\u00e7\u00e3o de v\u00eddeo HEVC. Para isso s\u00e3o usadas estrat\u00e9gias de Electronic System Level(ESL) para projetar o IP e Register Transfer Level para descrever as arquiteturas utilizadas. Foi utilizada uma arquitetura da DCT 2D de m\u00faltiplos tamanhos e foi desenvolvida uma arquitetura para quantiza\u00e7\u00e3o direta. Para o projeto em ESL foi utilizada a ferramenta Qsys System Integration Tool da Altera e foi padronizado com a interface Avalon-ST, assim como cada um dos m\u00f3dulos. Este IP foi sintetizado para um dispositivo FPGA (Field-Programmable Gate Arrays) e apresentou taxa de processamento de 71 quadros por segundo da resolu\u00e7\u00e3o HD (High Definition) 1080p. Assim, esta solu\u00e7\u00e3o al\u00e9m de ser capaz de processar quadros HD 1080p com alto desempenho em tempo real, tamb\u00e9m apresenta flexibilidade e f\u00e1cil integra\u00e7\u00e3o com outros IPs, visto que utiliza interfaces padr\u00e3o da ind\u00fastria de sistema digitais.<\/p>\n

Para mais informa\u00e7\u00f5es acesse: http:\/\/inf.ufpel.edu.br\/notcc\/doku.php?id=bancas:2014_2<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO TRABALHO DE CONCLUS\u00c3O DE CURSO Apresenta\u00e7\u00f5es Finais (2014\/2) Desenvolvimento de um IP core para DCT e Quantiza\u00e7\u00e3o segundo pad\u00e3o HEVC: Projeto em Electronic System Level por...<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[4,19,17],"tags":[],"class_list":["post-3202","post","type-post","status-publish","format-standard","hentry","category-ccomp","category-ecomp","category-noticia"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-PE","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3202","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=3202"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/3202\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=3202"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=3202"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=3202"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}