{"id":2226,"date":"2013-02-22T12:00:55","date_gmt":"2013-02-22T14:00:55","guid":{"rendered":"http:\/\/inf.ufpel.edu.br\/site\/?p=2226"},"modified":"2013-02-22T12:00:55","modified_gmt":"2013-02-22T14:00:55","slug":"banca-do-pcc-vinicius-neves-possani","status":"publish","type":"post","link":"https:\/\/wp.ufpel.edu.br\/computacao\/ccomp\/banca-do-pcc-vinicius-neves-possani\/","title":{"rendered":"Banca do PCC: Vinicius Neves Possani"},"content":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS<\/strong>
\n CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO<\/strong>
\n CURSO DE CI\u00caNCIA DA COMPUTA\u00c7\u00c3O<\/strong><\/p>\n

Apresenta\u00e7\u00f5es do Projeto de Conclus\u00e3o de Curso (2012\/2)<\/p>\n

Gera\u00e7\u00e3o Autom\u00e1tica de Redes de Transistores Otimizadas para a Tecnologia CMOS
\npor
\nVinicius Neves Possani<\/p>\n

Banca<\/strong>:
\nProf. Leomar Soares da Rosa Junior (orientador)
\nProf. Felipe de Souza Marques (co-orientador)
\nProfa. Lisane Brisolara de Brisolara
\nProf. Rafael Lankowski Soares<\/p>\n

Data<\/strong>: 25 de Fevereiro de 2013<\/p>\n

Hora<\/strong>: 16:00<\/p>\n

Local<\/strong>:\u00a0Sala 235 (2o. andar)<\/p>\n

Resumo do Trabalho:<\/strong><\/p>\n

No atual desenvolvimento de circuitos VLSI, muitos dos circuitos integrados chegam a ser compostos por bilh\u00f5es de transistores, tornando os projetos cada vez mais complexos. Al\u00e9m disso, o n\u00famero total de transistores, necess\u00e1rios para implementar uma c\u00e9lula l\u00f3gica est\u00e1 diretamente relacionado ao atraso de propaga\u00e7\u00e3o do sinal, ao consumo de pot\u00eancia e a \u00e1rea dos circuitos integrados. Neste sentido, o presente trabalho apresenta duas estrat\u00e9gias diferentes para gera\u00e7\u00e3o de redes de transistores otimizadas. Os m\u00e9todos propostos partem de express\u00f5es Booleanas, as quais s\u00e3o manipuladas atrav\u00e9s de uma estrutura de grafo. O primeiro m\u00e9todo desenvolvido visa reduzir o n\u00famero de chaves da rede atrav\u00e9s de um algoritmo guloso de compartilhamento de arestas associado a uma t\u00e9cnica de compacta\u00e7\u00e3o de arestas do grafo. Por outro lado, o segundo m\u00e9todo proposto implementa um novo algoritmo estrutural capaz de minimizar o efeito negativo das escolhas gulosas durante o processo de otimiza\u00e7\u00e3o. Dessa forma, os resultados tendem a convergir para arranjos m\u00ednimos. Para avaliar os m\u00e9todos propostos, foram utilizados diferentes conjuntos de fun\u00e7\u00f5es Booleanas bastante conhecidos na literatura. Os experimentos demonstraram que tais m\u00e9todos s\u00e3o capazes de gerar redes com um n\u00famero reduzido de chaves para um conjunto expressivo de fun\u00e7\u00f5es Booleanas, superando os m\u00e9todos previamente publicados na literatura.<\/p>\n

Para mais informa\u00e7\u00f5es acesse: http:\/\/inf.ufpel.edu.br\/nopcc\/doku.php?id=bancas:2012_2<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOL\u00d3GICO CURSO DE CI\u00caNCIA DA COMPUTA\u00c7\u00c3O Apresenta\u00e7\u00f5es do Projeto de Conclus\u00e3o de Curso (2012\/2) Gera\u00e7\u00e3o Autom\u00e1tica de Redes de Transistores Otimizadas para a Tecnologia CMOS por Vinicius...<\/p>\n","protected":false},"author":881,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":true,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2},"jetpack_post_was_ever_published":false},"categories":[4,19,17],"tags":[],"class_list":["post-2226","post","type-post","status-publish","format-standard","hentry","category-ccomp","category-ecomp","category-noticia"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_sharing_enabled":true,"jetpack_shortlink":"https:\/\/wp.me\/paGhNl-zU","_links":{"self":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/2226","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/users\/881"}],"replies":[{"embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/comments?post=2226"}],"version-history":[{"count":0,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/posts\/2226\/revisions"}],"wp:attachment":[{"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/media?parent=2226"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/categories?post=2226"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/wp.ufpel.edu.br\/computacao\/wp-json\/wp\/v2\/tags?post=2226"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}